

基于电路三要素理论的三值绝热加法器设计

汪鹏君,李昆鹏

(宁波大学电路与系统研究所,浙江宁波 315211)

摘 要: 通过对加法器和绝热电路工作原理及结构的研究,本文提出一种三值绝热加法器设计方案.该方案首先以电路三要素理论为指导,推导出一位三值绝热全加器的元件级函数式,并利用自举的 NMOS 管实现相应的电路结构,完成对电路的能量注入和恢复.然后在此基础上,进一步得到四位三值绝热加法器.最后 PSPICE 模拟验证所设计的电路具有正确的逻辑功能和明显的低功耗特性.

关键词: 绝热;多值逻辑;加法器;电路设计

中图分类号: TN79 **文献标识码:** A **文章编号:** 0372-2112 (2011) 05-1037-05

Design of Ternary Adiabatic Adder Based on Theory of Three Essential Circuit Elements

WANG Peng-jun, LI Kun-peng

(Institute of Circuits and Systems, Ningbo University, Ningbo, Zhejiang 315211, China)

Abstract: Through the research on working principle and structure of adder and adiabatic circuits, a design of ternary adiabatic adder was presented in this paper. First, the component-level function expressions of one bit ternary adiabatic full-adder were derived under the guidance of the theory of three essential circuit elements, and the corresponding circuit structure were realizing by using the bootstrapped NMOS FET, which enable the circuit to accomplish the energy injection and recovery. Then, the four bits ternary adiabatic adder was realized based on this circuit. Finally, PSPICE simulation results indicate that the proposed circuit has correct logic function and the obvious low power characteristics.

Key words: adiabatic; multi-valued logic; adder; circuit design

1 引言

全加器是运算电路的基本单元,是数字电路系统的关键部件之一,优化其设计是获得高性能运算电路的关键^[1,2].至今有多种全加器设计方案,如文献[1]等利用电荷自补偿技术设计 Zipper CMOS 多米诺全加器,以 P 型多米诺电路动态结点放电对 N 型多米诺电路动态结点充电的方式降低功耗,文献[3]等采用双差分结构设计 CPL (Complementary Pass-transistor Logic) 全加器,利用内部信号的低摆幅实现高速和低功耗特性等.但这些电路均是采用直流电源供电方式,能量总是以电能到热能不可逆转的形式转化.虽然可采用降低电源电压和节点电容,减少开关冗余跳变来降低功耗,但其功耗节省的幅度有限.而具有能量恢复功能的绝热 (Adiabatic) 电路,采用交流脉冲电源为电路供电,通过向输出节点电

容充电完成逻辑赋值,并通过回收节点电容上的电荷至电源实现能量恢复,因此使电路具有极低的功耗^[4].

在集成电路设计中,面积和功耗是决定电路综合性能的两个重要指标.随着半导体工艺技术的进步,门电路等占用的面积急剧下降,相反有 70% 以上的硅片面积用于布线,由此限制了电路的集成度、提高了生产成本.多值逻辑电路由于可以提高单线携带信息的能力和集成电路的信息密度,因此可以减少电路系统间的连线,节省芯片面积^[5].但目前多值逻辑电路大都采用二值元件来实现,电路结构相当复杂,功耗巨大.鉴此,本文将绝热设计技术引入到多值运算电路的设计中,以电路三要素理论^[6]为指导,提出一种新型的三值绝热加法器设计方案.该方案通过自举操作的 NMOS 管,实现了三值电路的能量注入和恢复.最后, PSPICE 模拟验证所提出的设计方案具有正确的逻辑功能和明显的低功耗特性.

2 电路三要素理论

为研究三值绝热电路,首先引入高阈比较运算和低阈比较运算^[7],以描述作为开关的 MOS 管和输入信号间的相互作用.其运算式如下:

$$\text{高阈比较运算: } a_H^m = a' = \begin{cases} \text{导通} & a > t \\ \text{截止} & a < t \end{cases} \quad (1)$$

$$\text{低阈比较运算: } a_L^m = a' = \begin{cases} \text{导通} & a < t \\ \text{截止} & a > t \end{cases} \quad (2)$$

其中 $t \in \{0.5, 1.5\}$, 为输入信号的检测阈值; $a \in \{0, 1, 2\}$, 为输入信号; $m \in \{0.5, 1.5\}$, 对于 NMOS 管, 其开启阈为 m , 且有 $m = t$; 对于 PMOS 管, 其开启阈为 $-m$, 当传输逻辑 2 时, 有 $2 - m = t$, 当传输逻辑 1 时, 有 $1 - m = t$. 上述两式分别表示 NMOS(高阈比较运算)与 PMOS(低阈比较运算)管的开关特性.

根据上述定义,还可以进一步推出如下关系式:

$$\begin{cases} {}^t a = \bar{a}' \\ a' = \bar{a}' \end{cases} \quad (3)$$

$$\begin{cases} {}^t(a \cdot b) = {}^t a \cdot {}^t b \\ {}^t(a + b) = {}^t a + {}^t b \end{cases} \quad (4)$$

$$\begin{cases} (a \cdot b)' = a' + b' \\ (a + b)' = a' \cdot b' \end{cases} \quad (5)$$

记式(3)中 $\bar{a}' = 2 - a$.

根据电路三要素(信号、网络和负载)理论^[6],提出四值代数,作为定量研究三值逻辑电路的数学工具.

定义 1 《 $H, +, \cdot, -, \uparrow, \delta, 0, *, 1, 2$ 》是四值代数,基本运算有 $+, \cdot, -, \uparrow$ 和 δ , 满足: $\forall x, y \in H$, 则:

$$(1) x + y = \max(x, y), x \cdot y = \min(x, y), 0 < 1 < * < 2;$$

$$(2) y^x = y \uparrow x = \begin{cases} y & \text{当 } x = * \\ x & \text{否则} \end{cases}, \bar{x} = \begin{cases} * & \text{当 } x = * \\ 2 - x & \text{否则} \end{cases},$$

$$y_\delta = \begin{cases} 2 & \text{当 } x = y \\ 0 & \text{否则} \end{cases}.$$

其中指数运算 \uparrow 描述源信号 x 经开关 $\langle f \rangle$ 的传输,形式为 $\langle f \rangle, \varepsilon$ 表示负载类型.

$$\langle f \rangle = * f + \varepsilon \bar{f}, \text{开关控制信号 } f \in \{0, 2\} \quad (6)$$

布尔函数的基本形式有二种: $f = a \cdot b$ 和 $f = a + b$, 代入式(6), 引伸出开关的串联运算 \uparrow 和并联运算 \parallel , 即: $\langle a \cdot b \rangle = \langle a \rangle \uparrow \langle b \rangle, \langle a + b \rangle = \langle a \rangle \parallel \langle b \rangle$. 除单源信号作用外, 对多源信号 x_i 作用, $i \in K = \{1, 2, \dots, k\}$, 需利用并接运算 \parallel .

定义 2 $\big|_{i \in K} \langle f_i \rangle = \sum_{i \in K} x_i f_i + \varepsilon \sum_{i \in K} \bar{f}_i, \forall i, j \in K$, 若 $x_i \neq x_j$, 则 $f_i \cdot f_j = 0$.

定理 1 (运算转换定理) $\langle F(a, b, c, \dots, +, \cdot, 2, 0) \rangle = F(\langle a \rangle, \langle b \rangle, \langle c \rangle, \dots, \parallel, \uparrow, *, \varepsilon)$.

定理 2 (网络转换定理) $\big|_{i \in K} F_i(\langle a \rangle, \langle b \rangle, \langle c \rangle,$

$$\dots, \parallel, \uparrow, *, \varepsilon) = \sum_{i \in K} x_i F_i(a, b, c, \dots, +, \cdot, 2, 0) + \varepsilon \sum_{i \in K} \bar{F}_i(a, b, c, \dots, +, \cdot, 2, 0), \forall i, j \in K, \text{若 } x_i \neq x_j, \text{则 } F_i \cdot F_j = 0.$$

考虑输出接电容负载($\varepsilon = Q$), 于是由定理 2 可得出关系式:

$$Q^+ = \big|_{i \in K} x_i \langle F_i \rangle |_{\varepsilon = Q} = \sum_{i \in K} x_i F_i + Q \sum_{i \in K} \bar{F}_i \quad (7)$$

定理 1 描述布尔运算和开关运算间的转换关系, 定理 2 描述门级和元件级网络间的转换关系.

3 三值绝热加法器设计

采用三值信号可增强芯片单位面积的数据处理能力、加快处理速度, 因此本文将设计一种四位三值绝热加法器. 该三值绝热加法器由一位三值绝热全加器和 DTCTGAL (Double Power-clock Ternary Clocked Transmission Gate Adiabatic Logic) 缓冲/反向器^[8]构成.

3.1 一位三值绝热全加器设计

表 1 给出了三值全加器电路的真值表, 其中 A, B 分别为加数和被加数, C_{in} 为来自低位的进位, S 和 C_{out} 分别为求和及进位信号. 根据 DTCTGAL 电路^[8]的设计思想, 设计一位三值绝热全加器: 首先用钟控时钟 $\bar{\Phi}$ 控制 NMOS 管对各输入信号进行采样, 然后各采样值按照要实现的加法逻辑关系通过自举操作的 NMOS 管构建相应

表 1 三值全加器真值表

A	B	$C_{in} = 0$		$C_{in} = 2$	
		C_{out}	S	C_{out}	S
0	0	0	0	0	1
0	1	0	1	0	2
0	2	0	2	2	0
1	0	0	1	0	2
1	1	0	2	2	0
1	2	2	0	2	1
2	0	0	2	2	0
2	1	2	0	2	1
2	2	2	1	2	2

的电路模块, 功率时钟 Φ_1, Φ 通过 NMOS 电路模块和交叉存贮型结构完成对输出负载的赋值和能量回收. 其中 Φ_1, Φ 的相位相同, 与 $\bar{\Phi}$ 相差 180° ; Φ_1 的幅值电平对应逻辑 1, $\Phi, \bar{\Phi}$ 的幅值电平均对应逻辑 2.

设 A, B, C_{in} 为一位三值绝热全加器的输入信号, $\bar{A}, \bar{B}, \bar{C}_{in}$ 分别为相应的互补输入信号, ax, bx, cx, ay, by, cy 分别为 $A, B, C_{in}, \bar{A}, \bar{B}, \bar{C}_{in}$ 的采样值, $S, \bar{S}, C_{out}, \bar{C}_{out}$ 分别为互补的求和及进位输出信号. 利用电路三要素理论及式(7), 可得到三值绝热全加器的输入采样函数式:

$$\begin{aligned} ax^+ &= A \cdot 0.5 \bar{\Phi} + ax \cdot 0.5 \bar{\Phi} \\ &= A \cdot \bar{\Phi}_H^{0.5} + \varepsilon \cdot \bar{\Phi}_H^{0.5} = A \langle \bar{\Phi}_H^{0.5} \rangle |_{\varepsilon = ax} \end{aligned} \quad (8)$$

$$\begin{aligned} ay^+ &= \bar{A} \cdot 0.5 \bar{\Phi} + ay \cdot 0.5 \bar{\Phi} \\ &= \bar{A} \cdot \bar{\Phi}_H^{0.5} + \varepsilon \cdot \bar{\Phi}_H^{0.5} = \bar{A} \langle \bar{\Phi}_H^{0.5} \rangle |_{\varepsilon = ay} \end{aligned} \quad (9)$$

式(8)与式(9)中第一项表示 $\bar{\Phi}$ 控制 NMOS 管对输入信号采样, 第二项表示 NMOS 管截止时采样值保持原态. 因输入信号 A, \bar{A} 互补, 故采样值 ax, ay 也互补. 同

理可得:

$$\begin{cases} bx^+ = B \langle \bar{\Phi}_H^{0.5} \rangle |_{\epsilon = bx} \\ by^+ = \bar{B} \langle \bar{\Phi}_H^{0.5} \rangle |_{\epsilon = by} \\ cx^+ = C_{in} \langle \bar{\Phi}_H^{0.5} \rangle |_{\epsilon = cx} \\ cy^+ = \bar{C}_{in} \langle \bar{\Phi}_H^{0.5} \rangle |_{\epsilon = cy} \end{cases} \quad (10)$$

$$\begin{cases} bx^+ = B \langle \bar{\Phi}_H^{0.5} \rangle |_{\epsilon = bx} \\ by^+ = \bar{B} \langle \bar{\Phi}_H^{0.5} \rangle |_{\epsilon = by} \\ cx^+ = C_{in} \langle \bar{\Phi}_H^{0.5} \rangle |_{\epsilon = cx} \\ cy^+ = \bar{C}_{in} \langle \bar{\Phi}_H^{0.5} \rangle |_{\epsilon = cy} \end{cases} \quad (11)$$

分析表 1 可得一位三值绝热全加器由进位输出电路与求和输出电路组成,因此本文将分别对这两部分电路进行设计.首先写出一位三值绝热全加器进位输出信号 C_{out} 与 \bar{C}_{out} 的函数式:

$$\begin{aligned} C_{out}^+ &= 2 \cdot [^{0.5}A \cdot ^{1.5}B + ^{1.5}A \cdot ^{0.5}B + ^{0.5}C_{in} \cdot (^{1.5}A + ^{1.5}B + ^{0.5}A \\ &\quad \cdot ^{0.5}B)] + 0 \cdot [A^{1.5} \cdot B^{0.5} + A^{0.5} \cdot B^{1.5} \\ &\quad + C_{in}^{0.5} \cdot (A^{0.5} + B^{0.5} + A^{1.5} \cdot B^{1.5})] \\ &= 2 \cdot [^{0.5}A \cdot ^{1.5}B + ^{1.5}A \cdot ^{0.5}B + ^{0.5}C_{in} \cdot (^{1.5}A + ^{1.5}B + ^{0.5}A \\ &\quad \cdot ^{0.5}B)] + 0 \cdot [^{0.5}\bar{A} \cdot ^{1.5}\bar{B} + ^{1.5}\bar{A} \cdot ^{0.5}\bar{B} \\ &\quad + ^{0.5}\bar{C}_{in} \cdot (^{1.5}\bar{A} + ^{1.5}\bar{B} + ^{0.5}\bar{A} \cdot ^{0.5}\bar{B})] \end{aligned} \quad (12)$$

由表 1 可知,上式中表达式 $0 \cdot [^{0.5}\bar{A} \cdot ^{1.5}\bar{B} + ^{1.5}\bar{A} \cdot ^{0.5}\bar{B} + ^{0.5}\bar{C}_{in} \cdot (^{1.5}\bar{A} + ^{1.5}\bar{B} + ^{0.5}\bar{A} \cdot ^{0.5}\bar{B})]$ 与 $0 \cdot ^{0.5}\bar{C}_{out}$ 均表示当输入信号 $A + B + C_{in} \leq 2$ 时,源信号 0 通过 NMOS 管开关的传输,故两式等价.当功率时钟处于对输出负载赋值及能量回收期间,可用 Φ_1 、 Φ 分别代替逻辑 1、2,则上式可表示为:

$$C_{out}^+ = \Phi \cdot [^{0.5}ax \cdot ^{1.5}bx + ^{1.5}ax \cdot ^{0.5}bx + ^{0.5}cx \cdot (^{1.5}ax + ^{1.5}bx + ^{0.5}ax \cdot ^{0.5}bx)] + 0 \cdot ^{0.5}\bar{C}_{out} \quad (13)$$

其中,第一项表示用输入信号采样值构建的 NMOS 电路模块来控制 Φ 实现对输出负载赋值及能量恢复,第二项表示当输出 C_{out} 不跟随时钟 Φ 变化时,用输出信号的补信号消除悬空.进一步采用输出信号的补信号来反馈控制能量的注入和恢复,则上式可表示为:

$$\begin{aligned} C_{out}^+ &= \Phi \cdot [ax_H^{0.5} \cdot bx_H^{1.5} + ax_H^{1.5} \cdot bx_H^{0.5} + cx_H^{0.5} \cdot (ax_H^{1.5} \\ &\quad + bx_H^{1.5} + ax_H^{0.5} \cdot bx_H^{0.5}) + \bar{C}_{out_L}^{0.5}] + 0 \cdot \bar{C}_{out_H}^{0.5} \\ &= \Phi \langle ax_H^{0.5} \rangle \uparrow \langle bx_H^{1.5} \rangle \parallel \langle ax_H^{1.5} \rangle \uparrow \langle bx_H^{0.5} \rangle \parallel \\ &\quad \langle cx_H^{0.5} \rangle \uparrow (\langle ax_H^{1.5} \rangle \parallel \langle bx_H^{1.5} \rangle \parallel \langle ax_H^{0.5} \rangle \uparrow \\ &\quad \langle bx_H^{0.5} \rangle) \parallel \langle \bar{C}_{out_L}^{0.5} \rangle |_{0 \langle \bar{C}_{out_H}^{0.5} \rangle} |_{\epsilon = C_{out}} \end{aligned} \quad (14)$$

同理:

$$\begin{aligned} \bar{C}_{out}^+ &= \Phi \langle ay_H^{0.5} \rangle \uparrow \langle by_H^{1.5} \rangle \parallel \langle ay_H^{1.5} \rangle \uparrow \langle by_H^{0.5} \rangle \parallel \langle cy_H^{0.5} \rangle \uparrow \\ &\quad (\langle ay_H^{1.5} \rangle \parallel \langle by_H^{1.5} \rangle \parallel \langle ay_H^{0.5} \rangle \uparrow \langle by_H^{0.5} \rangle) \parallel \\ &\quad \langle C_{out_L}^{0.5} \rangle |_{0 \langle C_{out_H}^{0.5} \rangle} |_{\epsilon = \bar{C}_{out}} \end{aligned} \quad (15)$$

由式(8)~(15)可以得到三值绝热全加器的互补进位输出 C_{out}/\bar{C}_{out} 的电路结构,如图 1 所示.由于输入采样节点与 NMOS 管栅极连接过多,导致等效栅电容增大,进而使因自举效应而产生的浮动电平增量 ΔV 过大,使得采样节点处的浮动电平接近 NMOS 管的阈值电压,产生亚阈值电流功耗.故对输入采样电路做出调整,将阈值为 1.5 的 NMOS 管栅极与采样节点单独连接,进一步降低功耗.





图 1 三值绝热全加器进位输出 C_{out}/\bar{C}_{out}

同样,由表 1 可得到三值绝热全加器的互补求和输出 S 与 \bar{S} 的函数式:

$$\begin{aligned} S^+ &= S_0 \cdot C_{in}^{0.5} + S_2 \cdot ^{0.5}C_{in} = S_0 \cdot ^{0.5}\bar{C}_{in} + S_2 \cdot ^{0.5}C_{in} \\ &= s_0 \langle cy_H^{0.5} \rangle |_{s_2 \langle cx_H^{0.5} \rangle} |_{\epsilon = s} \end{aligned} \quad (16)$$

$$\begin{aligned} \bar{S}^+ &= \bar{S}_0 \cdot C_{in}^{0.5} + \bar{S}_2 \cdot ^{0.5}C_{in} = \bar{S}_0 \cdot ^{0.5}\bar{C}_{in} + \bar{S}_2 \cdot ^{0.5}C_{in} \\ &= \bar{s}_0 \langle cy_H^{0.5} \rangle |_{\bar{s}_2 \langle cx_H^{0.5} \rangle} |_{\epsilon = \bar{s}} \end{aligned} \quad (17)$$

其中 S_0/\bar{S}_0 和 S_2/\bar{S}_2 分别为输入 $C_{in} = 0$ ($\bar{C}_{in} = 2$) 和 $C_{in} = 2$ ($\bar{C}_{in} = 0$) 时三值绝热全加器的互补求和输出 S/\bar{S} ,因输入 C_{in} 、 \bar{C}_{in} 的取值为二值信号(0, 2),故 $^{1.5}C_{in}$ 可用 $^{0.5}C_{in}$ 替换.结合表 1,可得 S_0 、 S_2 、 \bar{S}_0 、 \bar{S}_2 的函数式:

$$\begin{aligned} S_0^+ &= \Phi \langle ax_H^{1.5} \rangle \uparrow \langle by_H^{1.5} \rangle \parallel \langle ax_H^{0.5} \rangle \uparrow \langle ay_H^{0.5} \rangle \uparrow \langle bx_H^{0.5} \rangle \uparrow \\ &\quad \langle by_H^{0.5} \rangle \parallel \langle ay_H^{1.5} \rangle \uparrow \langle bx_H^{1.5} \rangle \parallel \langle \bar{S}_{0L}^{1.5} \rangle |_{\Phi_1 \langle ax_H^{1.5} \rangle \uparrow} \\ &\quad \langle bx_H^{1.5} \rangle \parallel \langle ax_H^{0.5} \rangle \uparrow \langle ay_H^{0.5} \rangle \uparrow \langle by_H^{1.5} \rangle \parallel \langle bx_H^{0.5} \rangle \uparrow \\ &\quad \langle by_H^{0.5} \rangle \uparrow \langle ay_H^{1.5} \rangle |_{0 \langle \bar{S}_{0H}^{1.5} \rangle} |_{\epsilon = s_0} \end{aligned} \quad (18)$$

$$\begin{aligned} S_2^+ &= \Phi \langle ax_H^{1.5} \rangle \uparrow \langle bx_H^{1.5} \rangle \parallel \langle ax_H^{0.5} \rangle \uparrow \langle ay_H^{0.5} \rangle \uparrow \langle by_H^{1.5} \rangle \parallel \\ &\quad \langle ay_H^{1.5} \rangle \uparrow \langle bx_H^{0.5} \rangle \uparrow \langle by_H^{0.5} \rangle \parallel \langle \bar{S}_{2L}^{1.5} \rangle |_{\Phi_1 \langle ay_H^{1.5} \rangle \uparrow} \\ &\quad \langle by_H^{1.5} \rangle \parallel \langle ax_H^{1.5} \rangle \uparrow \langle by_H^{0.5} \rangle \uparrow \langle bx_H^{0.5} \rangle \parallel \langle bx_H^{1.5} \rangle \uparrow \\ &\quad \langle ax_H^{0.5} \rangle \uparrow \langle ay_H^{0.5} \rangle |_{0 \langle \bar{S}_{2H}^{1.5} \rangle} |_{\epsilon = s_2} \end{aligned} \quad (19)$$

$$\begin{aligned} \bar{S}_0^+ &= \Phi \langle ay_H^{1.5} \rangle \uparrow \langle by_H^{1.5} \rangle \parallel \langle ax_H^{1.5} \rangle \uparrow \langle by_H^{0.5} \rangle \uparrow \langle bx_H^{0.5} \rangle \parallel \\ &\quad \langle ay_H^{0.5} \rangle \uparrow \langle bx_H^{1.5} \rangle \uparrow \langle ax_H^{0.5} \rangle \parallel \langle \bar{S}_{0L}^{1.5} \rangle |_{\Phi_1 \langle ax_H^{1.5} \rangle \uparrow} \\ &\quad \langle bx_H^{1.5} \rangle \parallel \langle ax_H^{0.5} \rangle \uparrow \langle ay_H^{0.5} \rangle \uparrow \langle by_H^{1.5} \rangle \parallel \langle bx_H^{0.5} \rangle \uparrow \\ &\quad \langle by_H^{0.5} \rangle \uparrow \langle ay_H^{1.5} \rangle |_{0 \langle \bar{S}_{0H}^{1.5} \rangle} |_{\epsilon = \bar{s}_0} \end{aligned} \quad (20)$$

$$\begin{aligned} \bar{S}_2^+ &= \Phi \langle ax_H^{1.5} \rangle \uparrow \langle by_H^{1.5} \rangle \parallel \langle ax_H^{0.5} \rangle \uparrow \langle ay_H^{0.5} \rangle \uparrow \langle bx_H^{0.5} \rangle \uparrow \\ &\quad \langle by_H^{0.5} \rangle \parallel \langle ay_H^{1.5} \rangle \uparrow \langle bx_H^{1.5} \rangle \parallel \langle \bar{S}_{2L}^{1.5} \rangle |_{\Phi_1 \langle ay_H^{1.5} \rangle \uparrow} \\ &\quad \langle by_H^{1.5} \rangle \parallel \langle ax_H^{1.5} \rangle \uparrow \langle by_H^{0.5} \rangle \uparrow \langle bx_H^{0.5} \rangle \parallel \langle bx_H^{1.5} \rangle \uparrow \\ &\quad \langle ay_H^{0.5} \rangle \uparrow \langle ax_H^{0.5} \rangle |_{0 \langle \bar{S}_{2H}^{1.5} \rangle} |_{\epsilon = \bar{s}_2} \end{aligned} \quad (21)$$

由式(8)~(11)及式(18)~(21)可以得到相应的 S_0 、 S_2 、 \bar{S}_0 、 \bar{S}_2 的电路结构,如图 2 所示.图中略去输入信号采样电路,下同.

根据式(16)和式(17),并结合图 2 所示电路结构,可得到三值绝热全加器互补求和输出 S/\bar{S} 的电路结




图2 S_0 、 S_2 、 \bar{S}_0 、 \bar{S}_2 电路结构及符号

构,如图3所示.当低位进位输入 $C_{in} = 0$ ($\bar{C}_{in} = 2$) 即 $cx_1 = 0$ ($cy_1 = 2$) 时, S_0 与 \bar{S}_0 被 cy_1 选通,输出到求和输出端,即 $S = S_0$ 、 $\bar{S} = \bar{S}_0$;同理,当 $C_{in} = 2$ ($\bar{C}_{in} = 0$) 时, $S = S_2$ 、 $\bar{S} = \bar{S}_2$.其中在功率时钟 Φ_1 、 $\bar{\Phi}$ 与电路模块 S_0 、 \bar{S}_0 、 S_2 、 \bar{S}_2 之间加入 NMOS 管,当 S_0 、 \bar{S}_0 或 S_2 、 \bar{S}_2 未被选通时,由 C_{in} 及 \bar{C}_{in} 的采样值控制 NMOS 管切断该电路模块与功率时钟的联系,进一步降低功耗.




图3 三值绝热全加器求和输出 S/\bar{S}




图4 一位三值绝热全加器

由图1和图3,可以得到如图4所示的一位三值绝热全加器(包括进位及求和两部分)电路结构.与由门电路实现的三值绝热全加器相比,所设计的三值绝热全加器电路延迟和面积均小,功耗低.




图6 四位三值绝热加法器模拟波形

3.2 四位三值绝热加法器设计

根据图4所示的一位三值绝热全加器实现四位三值绝热加法器,其电路结构如图5所示.在该加法器中,第一位全加器 TAFAO 的进位输入 C_{in} 为 0, \bar{C}_{in} 为 $\bar{\Phi}$,每位全加器的进位输出直接与下一位全加器的进位输入相连接.因全加器的延迟时间与 DTCTGAL 缓冲器的延迟时间相同,均为半个时钟周期,故在每一位全加器的输入和输出端加入若干缓冲器,以调节四位三值绝热加法器各输入信号及输出信号的相位关系,使得输出信号均比输入信号延迟两个周期.




图5 四位三值绝热加法器

4 计算机模拟与结论

采用 TSMC 0.25 μm CMOS 工艺器件参数,对上述所设计的四位三值绝热加法器进行计算机模拟,模拟波形如图6所示.其中功率时钟 Φ_1 、 $\bar{\Phi}_1$ 与 Φ 、 $\bar{\Phi}$ 的幅值电压分别为 1.25V 与 2.5V, NMOS 宽长比均取 0.36 $\mu\text{m}/0.24\mu\text{m}$, PMOS 宽长比均取 0.72 $\mu\text{m}/0.24\mu\text{m}$, $A_3A_2A_1A_0$ 为加数, $B_3B_2B_1B_0$ 为被加数, $S_3S_2S_1S_0$ 为四位并行求和输出, C_{out} 为进位输出.从图6中可以看出,求和输出信号及进位输出信号 C_{out} 均比输入信号延迟两个周期,符合四位三值绝热加法器的设计要求.经分析,证明所设计的电路具有正确的逻辑功能.

在采用相同输入情况下,将所设计的三值绝热加法器与 DPL 三值加法器^[9]进行瞬态能耗比较,如图7所示.其中,瞬态能耗曲线的上升部分反映向电路注入能量,下降部分表明由电源回收能量,曲线凹底的渐升现




图7 三值绝热加法器瞬态能耗比较

象反映电路的能耗,且随着电路工作时间增长,能耗节省趋势愈加明显.在 $0.9\mu\text{s}$ 时间内,该三值绝热加法器节省能耗约 90%,证明所设计的电路具有明显的低功耗特性.本文利用电路三要素理论,提出了一种新型三值绝热加法器设计方案,与以往设计相比,该方案的最大优点是在设计中采用绝热设计技术,使用交流脉冲电源为电路供电,通过向输出节点电容充电完成能量注入,并通过回收节点电容上的电荷至电源实现能量恢复,使电路具有极低的功耗.同时,该电路采用三值输入和输出信号,简化了电路的布线并提高集成密度.在设计中所采用的方法可推广应用到更高基的多值逻辑电路中,以降低多值逻辑电路系统的功耗.

参考文献

- [1] 汪金辉,宫娜,耿淑琴,等. 45nm 低功耗、高性能 Zipper CMOS 多米诺全加器设计[J]. 电子学报, 2009, 37(2): 266 - 271.
Wang Jinhui, Gong Na, Geng Shuqin, et al. Low power and high performance zipper CMOS domino full-adder design in 45 nm technology[J]. Acta Electronica Sinica, 2009, 37(2): 266 - 271. (in Chinese)
- [2] Khan M H A. A recursive method for synthesizing quantum/reversible quaternary parallel adder/subtractor with look-ahead carry[J]. Journal of Systems Architecture, 2008, 54(12): 1113 - 1121.
- [3] 王宗静,齐家月. 低功耗非全摆幅互补传输管加法器[J]. 微电子学与计算机, 2003, 23(5): 8 - 11.
Wang Zongjing, Qi Jiayue. Low power non-full swing complementary pass-transistor logic adder [J]. Microelectronics and Computer, 2003, 23(5): 8 - 11. (in Chinese)
- [4] 汪鹏君,郁军军. 钟控传输门绝热逻辑电路和 SRAM 的设计[J]. 电子学报, 2006, 34(2): 301 - 305.
Wang Pengjun, Yu Junjun. Design of clocked transmission gate adiabatic logic circuit and SRAM[J]. Acta Electronica Sinica, 2006, 34(2): 301 - 305. (in Chinese)
- [5] T Temel, A Morgul, N. Aydin. Signed higher-radix full-adder

algorithm and implementation with current-mode multi-valued logic circuits[A]. IEE Proceedings: Circuits, Devices and Systems[C]. Bournemouth, UK, 2006, 153(5): 489 - 496.

- [6] 刘莹. 双极型电路通用综合方法与电路三要素理论[J]. 电子与信息学报, 2002, 24(4): 563-567.
Liu Ying. Universal synthesis of bipolar circuits and theory of three essential circuit elements[J]. Journal of Electronics and Information Technology, 2002, 24(4): 563 - 567. (in Chinese)
- [7] 吴训威. 多值逻辑电路设计原理[M]. 杭州: 杭州大学出版社, 1994: 1 - 383.
Wu Xunwei. Design Principles of Multivalued Logic Circuits [M]. Hangzhou: Hangzhou University Press, 1994: 1 - 383. (in Chinese)
- [8] Wang Pengjun, Li Kunpeng, Mei Fengna. Design of a DTCT-GAL circuit and its application[J]. Chinese Journal of Semiconductors, 2009, 30(11): 115006.
- [9] Hang Guoqiang. A general method in the synthesis of ternary double pass-transistor circuits[J]. Chinese Journal of Semiconductors, 2006, 27(9): 1566 - 1571.

作者简介



汪鹏君 男, 1966 年出生于浙江奉化, 博士, 教授, 博士生导师, 中国电子学会高级会员, 中国计算机学会高级会员, 中国电子学会电子线路与系统专业委员会委员, 中国计算机学会多值逻辑与模糊逻辑专业委员会委员, 目前主要从事多值逻辑电路和低功耗集成电路理论及设计方面的研究工作.

E-mail: wangpengjun@nbu.edu.cn



李昆鹏 男, 1982 年出生于辽宁抚顺, 硕士研究生, 主要从事多值逻辑电路和低功耗集成电路理论及设计方面的研究工作.